DSP HDL Toolbox
Projektowanie aplikacji do cyfrowego przetwarzania sygnałów dla FGPA, ASIC i SoC
DSP HDL Toolbox dostarcza wstępnie zweryfikowane, gotowe do implementacji sprzętowej bloki oraz podsystemy Simulink do projektowania aplikacji do przetwarzania sygnałów np. w komunikacji bezprzewodowej, radiowej, przetwarzaniu dźwięku oraz danych z czujników, przystosowane do wdrażania w układach FPGA i SoC w postaci czytelnego i syntetyzowalnego kodu VHDL i Verilog (z użyciem HDL Coder™). Dodatkowo bloki te wspierają weryfikację poprzez generację komponentów SystemVerilog DPI (z użyciem HDL Verifier™).
Za pomocą tego narzędzia możliwe jest modelowanie, badanie oraz symulowanie właściwości sprzętowych wynikających z architektury procesorów w kontekście algorytmów DPS. Bloki IP pozwalają na implementację zarówno w szeregowych jak i równoległych systemach przetwarzania danych i pozwalają na szeroką analizę rozwiązania pod kątem zużycia zasobów, mocy oraz wydajności GSPS (gigasample-per-second).
Kluczowe cechy:
- biblioteka z bogatym zasobem zweryfikowanych sprzętowo bloków z algorytmami DSP np. filtry oraz transformacje, zoptymalizowane pod kątem implementacji sprzętowej;
- algorytmy o wysokiej wydajności dzięki możliwości realizacji z użyciem równoległego przetwarzania danych i uwzględniania architektury docelowej platformy sprzętowej;
- bogaty zasób przykładów i modeli referencyjnych jako baza do tworzenia własnych modeli i symulacji systemów przetwarzania danych bezprzewodowych i radarowych lub innych wymagających szybkiego przetwarzania danych na układach FPGA i SoC;
- dostarczone bloki i algorytmy w pełni wspierają generację kodu z użyciem HDL Coder umożliwiając szybkie prototypowanie na każdej platformie FPGA;
- wsparcie dla narzędzia HDL Verifier co umożliwia weryfikację algorytmu poprzez kosymulację we wspieranym symulatorze EDA lub platformie deweloperskiej FPGA podłączonej do środowiska testowego MATLABa i Simulinka.
